This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP360198432A

PAT-NO: JP360198432A

DOCUMENT-IDENTIFIER: JP 60198432 A

TITLE: GENERATING DEVICE FOR ELECTRON BEAM DRAWING DATA

PUBN-DATE: October 7, 1985

INVENTOR-INFORMATION:

NAME

KONISHI, TADAO

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY

N/A

APPL-NO: JP59055062

APPL-DATE: March 21, 1984

INT-CL (IPC): G01L021/30; G03F007/20

ABSTRACT:

PURPOSE: To obtain the device that generates drawing data which allows

proximity effect corrections at a high speed by correcting the size of a

drawing pattern according to an exposure level.

CONSTITUTION: A bit pattern memory 4 is controlled by an address generating

circuit 15 and a controller 6 with every clock 15 so that the position of a

small matrix on a large matrix is obtained. Column data read out of the memory

4 is held in a register group 7 and shifted to a small matrix register group 8

with a next cock 16. The output of the register group 8 is weighted by

controlling the output of a register group 9 through a gate group 10, whose

output is summed up by an adding circuit 11 and stored in one point of exposure

amount map memory 13 as the amount of exposure at the center coordinates of the

small matrix through a register 12. An address signal 17

05/07/2002, EAST Version: 1.03.0002

from the controller
16 is passed through an address switch circuit 14 to obtain
a control signal
19, with which the address of the memory 13 is controlled.
Thus, the amount of
exposure at every coordinate point is calculated at a high
speed to generate an
exposure amount map.

COPYRIGHT: (C) 1985, JPO&Japio

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭60-198432

@Int_Cl_4

識別記号

庁内整理番号

磁公開 昭和60年(1985)10月7日

G 01 L 21/30 G 03 F 7/20 M-7507-2F 7124-2H

審査請求 未請求 発明の数 1 (全5頁)

→ 図発明の名称 電子線描画データ作成装置

②特 願 昭59-55062

❷出 願 昭59(1984)3月21日

砂発明者 小西 忠雄砂出願人 株式会社日立製作所

膀田市市毛882番地 株式会社日立製作所那珂工場内

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 長崎 博男 外1名

明 細 當

発明の名称 電子線描画データ作成装置 特許請求の範囲

1. ある領域の描画図形に対応する描画データを 配憶するピツトパタンメモリと、故メモリ上の一 部をマトリクス状に読み出す手段と、前記読み出 されたマトリクス状のピットパタンを保持する館 1 のレジスタ群と、前配ピットパタンの各元に対 して重み付けをするための値を配慮している第2 のレジスタ群と、眩第1および第2のレジスタ群 の間でそれぞれ重み付け演算を行う演算回路群と、 酸演算回路群の出力を加算して前記ピットパタン の各点に対する周辺パタンの影響を求める手段と、 前配周辺パタンの影響をアドレス毎に入力して無 補正描画露光量マップを補正して記憶する露光量 マツブメモリと、肢露光量マツブメモリの値によ り図形を輪郭部の解光量により分解して修正され たパタンデータを出力する分解回路とよりなると とを特徴とする電子級描画データ作成装置。

発明の詳細な説明

〔発明の利用分野〕

本発明は電子線描画データ作成装置に係り、特に電子線描画装置におけるいわゆる近接効果による措面パタンの重を補正できる措面データを高速で作成するのに好適な電子線描画データ作成装置に関するものである。

[発明の背景]

従来は、近接効果による描面パタンの蚤を補正するため、措面データを作成するプログラムは、近接するパタンを求め、その影響を算出し、構面パタンの分解、構画解光量の制御、構画パタンサ 法の変更などの補正処理を行つた措面データを作成するようにしていた。しかし、措面データの量は、最近、措面対象がLSIとなるのにともなつて影大となり、補正演算を高速大形電子計算機によりが一多作成を目れて行つたとしても十分な効果を得るためにはばく大な計算時間を必要とするようになって、小形電子計算機によりデータ作成を行うことはほとんど不可能に近く、これらのことから、ソフトウェアのみで処理する場合は、精度

を犠牲にした簡易処理ですまさざるを得ないとい う問題が生じてきた。

〔発明の目的〕

e) e

本発明は上記に鑑みてなされたもので、その目的とするところは、近接効果補正を行うことができる描画データを高速で作成することができる電子線構画データ作成装置を提供することにある。 【発明の概要】

本発明の特徴は、ある領域の指面図形に対応する措面データを記憶するピットパタンメモリと、このメモリ上の一部をマトリクス状に脱み出すれたマトリクス状のピットパタンを保持する第1のレジスタ群と、上記ピーントパタンの各元に対して重み付けをするための第1の定量している第2のレジスタ群と、この第1,第2のレジスタ群の間でそれぞれ重み付け演算を記している。この各点に対する周辺パタンの影響を求める手段と、上記周辺パタンの影響を非レス毎に入力して無補正描面露光量マップを補

る。とのように、相互効果により露光量の歪が生 にる。

(3)

次に、第2図~第6図を用いて本発明の原理に ついて説明する。第2図はある領域のピツトパタ ン表示例を示した図である。第2図に示すよりに、 ある領域の描画パタンをマトリクス上に画面を構 成してピットパタンで表わす。第2図(a)において、 **奥線でかとまれた領域1は構画領域であり、1点** 鎖線でかとまれた領域2は周辺の影響を見るため の領域であり、2点鎖線でかとまれた領域3は針 算のため"0"をつめておく領域である。第2図 (a)のそれぞれのパタンは、第2図の)に示すように ピットパタンで表現できる。との大マトリクス上 のある1点について考察すれば、第3図に示すよ うに、もし、周辺にパタンがあれば(中心;着目 点)、周辺の座標点から1より小さい重みで影響 を受ける。すなわち、ある1点の露光量は、自分 自身の露光量と周辺のパタンによる重み付けされ た鄭光量の和、すなわち面積分で安わされる。た だし、実際には 2 ~ 3 µm以上離れた点の影響は

正して記憶する観光費マップメモリと、 との観光 量マップメモリの値により図形を輪郭部の観光値 により分解して修正されたパタンデータを出力す る分解回路とよりなる構成とした点にある。

〔発明の実施例〕

以下本発明を第7図~第9図に示した実施例か よび第1図~第6図,第10図を用いて詳細に設 明する。

まず、近接効果によるパタン蚕について第1図を用いて説明する。第1図は近接効果による描画パタン蚕例を示す図で、第1図(a)。(b)のように、実験で示すパタンを描画するとき、点級で示すような措面強が発生する。1つは、第1図(a)に示すように、孤立した小さなパタンが更に小さくなりという現象である。第1図(c)に示すようににじみ出し、小さいパタン間の隙間が更に小さくなるという現象である。第1図(c)は、理想的電光量(実験)と有効解光量(点験)とを示しており、第1図(a)。(b)に対応させて示してあ

(4)

無視できる。

次に、本発明の実施例について脱明する。第7 図は本発明の電子設益面データ作成装置の購光量 マップ作成装置の一実施例を示すプロック図であ る。第7図においては、ピットパタンメモリもは、 アドレス作成回路5およびそれを創舞するコント ローラ 6 により、大マトリクス上の小マトリクス の位置および次の最右カラムデータ b 14 b 24 , b s4 (3 個の例)を得るようにクロック 1 5 毎に 制御される。

ピツトパタンメモリ4より読み出されたカラム データは、レジスタ群 7 により保持され、次のク ロツク16で小マトリクスレジスタ群8ヘシフト される。とのよりにして作成された小マトリクス レジスタ群8の小マトリクスの出力は、小マトリ クス各元の重みを示すレジスタ群(第7図では、 a;;~a;;) 9の出力をゲート群10により制御 することによつて重み付けされる。ゲート群10 の各ゲートの出力は、トリー状の加算回路 1 1 化 より総和が求められ、小マトリクス中心座領の囂 光量としてレジスタ12を経て露光量マツブメモ リ13の1点に響えられる。露光量マツブメモリ 13のアドレスは、コントローラ6からのアドレ ス信号17がアドレス切換回路14を経て制御信 号19となり、とれにより制御される。との演算 中に次のカラムデータは、レジスタ群7に読み出

示すプロック図である。第9図においては、1つの描画パタンデータより輪郭のアドレス18をアーラ21により作成し、このアドレス18をアンプリカを介して曝光量アドレス短いないでは、カーラ21により作成し、このでは、20によりにしている。とき、というのはマルチコンパレータとにはする。とのとき、図が正されたパタンデータを得ることができる。との計画には、アータを修正して修正データ25を得ることができる。との計画には、アータを修正したパタンデータを得ることができる。

(7)

上記した本発明の実施例によれば、ビットマップは、大マトリクスを512¹²、小マトリクスを20元としたとき、1面面のマップ作成は、約512² ×メモリサイクルで作成でき、30~50mmでで高速補正処理を実現できる。

されているため、直ちに次の座標点の演算に移る ととができる。とのようにして、各座標点の端光 量が高速で求められ、縄光量マンブが作成される。

なお、第7図の回路において、小マトリクスの 重みは、等距離の点については等しいこと、そし てメモリに比べて高速の、例えば、BCL(ェミ ツタカツブルロジック)等の加算回路11を用い たときは、順次検算する方式を並列方式と合せ用 いることによつて加算回路11を簡単にすること ができる。

第7 図に示す回路においては、小マトリクスの 次のカラムのピットデータを一斉に彼めるように ピットパタンメモリ 4 を構成することにより、1 メモリサイクルで小マトリクスピットパタンを 更 新できるという特徴を持つている。例えば、第8 図に示すように、8 ピット×8 キロワードの BAM 1 6 個により 1000×1000のピットパタンメモ リを作成した場合、一度に最高128ビットのデ ータを破み出すことができる。

第9図はマップ完成後の出力回路の一実施例を (8)

〔発明の効果〕

以上説明したように、本発明によれば、近接効果補正を行うことができる描画データを高速で作成することができるという効果がある。

図面の簡単な説明

4…ピットパタンメモリ、 5…アドレス作成回路、6, 21…コントローラ、7, 9…レジスタ群、8…小マトリクスレジスタ群、10…ゲート群、11…加算回路、12…レジスタ、13…購光量マップメモリ、14…アドレス切換回路、22…マルチコンパレータ、23…特異点メモリ、24…分解回路。

代理人 弁理士 及崎博男 (ほか1名)

(11)



